[Computer Architecture] Clocking Methodology

Clocking Methodology

• Clock 신호의 정확한 타이밍에 의존하여 데이터를 변환하는 과정
• Clock signal의 변화는 'Rising Edge'와 'Falling Edge'라고 불리우는 두 지점을 통해 이루어집니다.
  • Rising Edge: 신호가 낮은 수준에서 높은 수준으로 변할 때
  • Falling Edge: 신호가 높은 수준에서 낮은 수준으로 변할 때
  • Rising Edge와 Falling Edge에서만 값을 읽고 쓰는 동작이 발생할 수 있습니다.
• Combinational logic은 clock cycles 동안에 데이터를 변환합니다.
• 즉, 어떤 Input이 주어지면 그것을 기반으로 여러 logic gate가 동작되어 output 값이 결정되는데 이것이 clock cycles 동안 이루어지는 것 입니다.
• 입력 데이터는 'state element'라고 불리는 메모리 부품으로부터 받아들여지고(ex. memory, register), combinational logic를 통해 변환된 후 다른 state element로 전달됩니다.
• Combinational logic를 통과하는 데 걸리는 가장 긴 delay(period)가 clock period를 결정짓는 중요한 요소입니다.
  • delay가 clock cycle time보다 짧아야 1 cycle 안에 읽고 쓰는 동작이 가능합니다.

값을 읽어오는 곳과 값을 저장하는 곳이 다른 경우

값을 읽어오는 곳과 저장하는 곳이 같은 경우